AI 产业链全景
四条并行供应链

全球 EDA 由三家控制：Synopsys（~31%，2025 年营收 $70.5 亿）、Cadence（~30%，$53 亿）、Siemens EDA（~13%）。护城河是三位一体的生态锁定——EDA 工具 + IP 核库 + 验证套件。切换到对手不是"装个新软件"，是所有脚本重写、团队重训、6-12 个月周期、10-20% 性能退化。更深层的壁垒是晶圆厂 PDK 耦合——台积电 N2 工艺参数只对 Synopsys/Cadence 开放。设计软件选定了，制造厂也就锁定了——30 年织成的一张"工具链+晶圆厂+设计公司"三方信任网络。

半导体级石英砂要求 99.998% 纯度。全球能满足坩埚级要求的矿脉几乎只有一个：美国北卡 Spruce Pine 矿区。Sibelco 和 The Quartz Corp 合计供应约 80%。Spruce Pine 是地质偶然——3.8 亿年前板块撞击形成的伟晶岩矿脉，杂质含量比普通石英低几个数量级。坩埚级石英的关键不只是"纯"，更是热稳定性——1420°C 下几十小时不能析出气泡。Sibelco 2024 年宣布投资 $7 亿扩产。

光刻胶本质是精密高分子化学。核心成分光致产酸剂（PAG）吸收光子释放质子，引发树脂脱保护——整个反应需在几个纳米精度内完成。日本企业占据全球约 80%，EUV 级 95%+。JSR、信越化学、TOK、住友化学主导。光刻胶与彩色胶片技术上同源——日本胶片时代的化学基础完美迁移。韩国和中国砸十年补贴，至今 EUV 级为零。

美国唯一稀土矿 Mountain Pass（MP Materials），至今 70% 以上收入靠卖给中国分离加工。美国国防部拨款建本土冶炼厂，但全系分离厂需 5-10 年。2010 年中日争端期间中国限制出口，日本稀土价格暴涨 300%。

ASML 靠 5000+ 供应商：蔡司（反射镜，研磨精度以原子计）、通快（CO₂ 激光器）、VDL（机械框架），合作超 20 年。

3D NAND 需要在硅上挖深宽比 100:1 的垂直孔道。解决方案是原子层刻蚀（ALE）——拆成"吸附+反应"两步，每步只刻一个原子层。Lam Cryo 3.0 在 10μm 深度能做到 <0.1% 线宽偏差。逻辑芯片 FinFET→GAA 转变中，ALE 同样关键——纳米尺度选择性刻蚀对气体和终点检测的要求达原子级。

检测分两种：光学检测（明场/暗场，DUV 激光，可检 40nm 以下缺陷）和电子束检测（分辨率 1-3nm，但检一片需几小时）。光学在 10-20nm 触及物理天花板——3nm 制程的亚纳米缺陷开始漏检。电子束可补救但极慢。实际做法是"抽样"——3nm 以下良率管理的核心矛盾是检测精度和速度之间的永恒妥协。

KLA 真正的护城河是全球晶圆厂 30 年实际缺陷数据训练的分类算法——设备可模仿，30 年的缺陷-"根因"配对数据库不可复制。在 EUV 领域，KLA 跟日本 Lasertec 分工——Lasertec 做 actinic 检测（13.5nm 真光），KLA 做光学+打印检查。

台积电壁垒 = 技术 + 良率 + 信任。N3 良率 80%+ vs 三星 GAA ~50%。"只制造不设计"让客户敢交设计——服务 534 家客户、12,682 种产品。三星和 Intel 自己做芯片，客户自然会想：我的设计会不会被你们拿去改进自己的产品？台积电 30 年建立的信任资产不是钱能买来的。

CUDA 护城河是网络效应——就像 Windows 在 PC 时代。AI 研究者写一行 model.to('cuda')，背后是 15 年积累的 cuDNN/cuBLAS/NCCL 算子库。AMD ROCm 从 2016 年开始，九年未缩小生态差距——Stack Overflow 上 CUDA 问题是 ROCm 的 ~50 倍。迁移代价：6-12 月重写周期、初期 10-20% 性能退化。加上跟台积电 15 年供应链关系，英伟达构成了"芯片设计+软件生态+制造产能"三重护城河。

推理和训练对芯片要求截然不同。训练追求 FP16 精度下的 TFLOPS，推理追求每瓦处理多少 token——精度可降到 INT8/INT4。推理不需要 CUDA 生态，给了创业公司结构性机会。Groq 的 LPU 用 SRAM 替代 HBM——延迟极低但 SRAM 极贵，在低延迟实时对话有优势，大吞吐量批处理反而不如 GPU 经济。

端侧 AI 的核心约束是内存带宽——手机 LPDDR5 ~50 GB/s vs H200 HBM ~4,800 GB/s，差近 100 倍。7B 模型量化到 4-bit 后在手机上只能跑十几个 token/s——远低于阅读舒适速度的 30-50 token/s。端侧短期内不可能替代云端，但可能催生全新交互范式：实时翻译、环境感知 AR、屏幕上下文理解。苹果控制"芯片+OS+应用商店"三位一体，是端侧最被低估的玩家。

DRAM 的制造是一场密度战争。当前最先进的 DRAM 属于"10nm 级"（D1α、D1β 代），单元半间距从 19nm 往下缩。核心挑战是电容——电容要够大才能稳定存储电荷（否则漏电太快数据丢失），但随着单元缩小，电容越来越难塞进去。业界方案是把电容竖起来——从平面电容进化为柱状电容，在垂直方向上争取空间。电容介质也从单层高 K 材料进化为多层介质叠层。每一个制程换代，都是在"缩小的面积"和"不缩小的电容需求"之间做极限平衡。

全球 DRAM 市场由三家寡头垄断：三星 ~40%、SK 海力士 ~30%、美光 ~25%——合计 ~95%。DRAM 是典型的周期性大宗商品：供过于求时全行业亏损，供不应求时价格暴涨。三十年来每 3-4 年循环一次，每次低谷都有厂商被淘汰（日本尔必达、台湾茂德……）。三强寡头格局不是天然形成的，是"大逃杀"的幸存者名单。

HBM 正在打破这个周期。HBM 使用比标准 DRAM 多 2-3 倍的晶圆面积（堆叠层数多、TSV 占用面积大），挤占了标准 DRAM 产能。当 AI 需求把 HBM 产线塞满，标准 DRAM 产能被压缩→标准 DRAM 价格上升→整个行业从"周期性过剩"转为"结构性紧缺"。2024-2025 年 DRAM 价格持续走强的原因不是手机和 PC 需求好，是 HBM 把产能吃掉了。

HBM 制造：多层 DRAM 芯片磨到几十微米厚→垂直堆叠→硅通孔（TSV）垂直打穿→填充金属。堆叠 12 层需在比纸薄的芯片上对准几百个 TSV 孔。HBM4 向 16 层发展，散热是核心瓶颈。全球 HBM 市场 2025 年约 $380 亿，2026 年预计达 $580 亿。HBM3E ~$300/颗，HBM3 ~$200/颗，HBM4 预计 ~$500/颗。

SK 海力士是 HBM 的绝对王者——Q2 2025 份额 62%（美光 21%、三星 17%）。最早量产 HBM2（2016），HBM3E 是英伟达 H200 的独家供应商。HBM3E 在 2026 年预计占 HBM 总出货量约 2/3，HBM4 逐步起量。三星虽是全球最大 DRAM 制造商（38% 份额），但在 HBM 良率和客户认证进度上严重落后——这也是三星半导体史上少有的"被技术卡住"的局面。

3D NAND 的原理是把存储单元在垂直方向一层层堆叠起来——像盖摩天楼。当前主流是 200-300 层，三星在往 400 层走。每增加一层，单 GB 成本就下降——但制造复杂度上升：需要挖极深极细的垂直孔道（深宽比 100:1），在孔道内壁精确沉积几十层材料（电荷陷阱层、阻挡层、沟道层……）。

全球 NAND 市场 2025 年约 $520 亿。格局：三星 30.4%、SK 海力士 16%、铠侠（原东芝）15.9%、美光 13.3%、YMTC 长江存储 11.8%。NAND 比 DRAM 更分散，因为 NAND 的技术壁垒较低、有更多二线玩家。

中国长江存储（YMTC）是 NAND 领域最值得关注的新玩家。面对美国设备出口管制，YMTC 仍然在推进 Xtacking 4.0 架构——267 层 3D NAND 已量产，300+ 层在研发中。Xtacking 的核心思想是把存储单元和逻辑控制电路分别制造在不同的晶圆上，再通过金属键合"拼"在一起——这样存储单元可以全力追求密度，逻辑电路可以独立升级制程。这个架构在理论上比传统方案更高效，但受限于无法获取最先进设备，YMTC 的扩产速度被严重压制。

800G 光模块 2024 年 $800-1,000/个，年降价 20-30%。AI 集群互联需求爆发式增长——10 万 GPU 需数万个光模块。网络带宽增速（2 年翻倍）落后 GPU 算力增速（1 年翻倍），大规模集群算力利用率因此只有 40-50%。

一个 800G 光模块功耗约 15W，一万个 = 150kW——光互联本身正在成为数据中心的主要耗电来源之一。解决方案是 CPO（共封装光学）——把光引擎直接集成到交换机芯片封装里，省掉中间的电光转换环节，功耗预计降低 30-50%。但 CPO 涉及芯片和光学的精密共封装，量产还需 2-3 年。

CoWoS 的制造流程：先在一片硅晶圆上做出中介层（TSV 硅通孔 + 多层 RDL 重布线）→ 把 GPU 和 HBM 芯片精确贴到中介层上 → 整个模组贴到封装基板。中介层制造类似于前道晶圆工艺（光刻、刻蚀、沉积），而非传统后道封装——这就是为什么只有台积电（同时拥有前道晶圆厂和后道封装厂）能把 CoWoS 做到这个规模。

瓶颈在中介层面积。一颗 H200 的 CoWoS-S 中介层面积约 858mm²——恰好是光刻机一次曝光的物理极限（reticle limit）。GPU 和 HBM 越堆越多，中介层就要越大。超过极限后，台积电推出了 CoWoS-L（局部硅桥）——用多块小硅桥拼成一个大中介层，但拼接的良率远低于单块方案，工艺复杂度剧增。CoWoS-L 的良率爬坡是当前 AI 芯片供应最隐蔽的瓶颈之一。2024 年产能翻倍至月产 3 万片晶圆仍供不应求，2025 年继续翻倍。

这个故事听起来像都市传说，但它是真实的。1970 年代，味之素在生产味精（谷氨酸钠）时，发现生产过程中的一种副产物——氨基酸衍生物——可以用作电子元件的绝缘涂层。经过几十年研发，这种材料被发展为 ABF 膜——一种热固性树脂薄膜，可以在封装基板上层层堆积，形成微米级精度的绝缘层和导线通道。在 CPU/GPU 封装基板中，ABF 膜是构建多层导线的核心材料——没有它，芯片和电路板之间的电气连接就无法实现。

ABF 的壁垒不在专利——很多公司知道配方。壁垒在一致性。一片 AI 模组的基板上如果有任何一处 ABF 膜不均匀——哪怕只有一个微米级的空洞——整颗芯片在热循环中就会因热膨胀系数不匹配而开裂。味之素在这个工艺精度上积累了几十年，没有第二家公司能复制这种良率水平。味之素正在扩产，但建设周期 2-3 年。在此期间，AI 芯片的爆发式增长 + 每颗芯片基板面积增大 = ABF 需求指数级增长。一家年收入约 100 亿美元的食品公司，用氨基酸副产物卡住了全球 AI 芯片封装的脖子。

比总量更关键的是密度。一台 8×H200 服务器功耗 10-15kW——传统风冷机柜设计上限 20-30kW，根本装不下。B200 一代单机柜可达 40-50kW——超出风冷极限一倍。唯一的解是液冷。

液冷分两路：冷板液冷——在 GPU/CPU 上贴金属冷板，内部通冷却液直接带走热量，可处理 50-100kW/机柜，是当前主流。浸没式液冷——把整台服务器泡在绝缘冷却液（介电流体）里。其中的两相浸没式尤为激进：冷却液在 49°C 就会沸腾，气泡上升带走热量，遇冷凝器变回液体落下——形成一个不耗电的自循环"沸腾-冷凝"系统。但 3M 在 2025 年宣布退出 Novec 氟化液生产，给浸没式液冷行业造成巨大供应缺口——替代品（如 Solvay 等）正在赶工但产能远未填补。

美国弗吉尼亚北部（全球最大数据中心集群）电网排队 2 年+。微软重启三里岛核电站剩余机组，Google 和 Amazon 签约核电——不是喜欢核，是光伏风能间歇性无法满足 24×7 需求。电力决定了 AI 未来在哪里发生：不是地价便宜的地方，是电网还有剩余容量的地方。

但 GPU 云的本质是重资产租赁生意，不是技术平台。风险很明显：当 GPU 供应从"缺货"变成"过剩"时，租金可能从 $5-8/小时跌到 $1-2/小时甚至更低——而 CoreWeave 签的长期采购承诺和建数据中心借的债不会消失。超大规模云厂商（AWS/Azure/GCP）有客户关系、有全球网络、有混合云生态——可以在 AI 业务不赚钱时用其他业务养着。而纯 GPU 云公司只有 GPU。这也是为什么微软/Oracle 愿意一次性签 CoreWeave 上百亿合同——它们需要 CoreWeave 现在有 GPU，但不需要 CoreWeave 永远存在。